AMD Spartan™ UltraScale+™ アーキテクチャ: ブロック RAM メモリ リソース

2025.2


AMD
together we advance_

目標

このモジュールを修了すると、次のことができるようになります。

目的 01

AMD Spartan™ UltraScale+ ™ アーキテクチャのブロック RAM の構成、機能、カスケード モードについて説明する




© 2026 Advanced Micro Devices, Inc.

AMD
together we advance_

Spartan UltraScale+ FPGA ブロック RAM


- Spartan™ UltraScale+ ™ アーキテクチャ ベースのデバイスでは、ブロック RAM が最大 36 Kbit のデータを格納
- 2 つの独立した 18 Kb RAM または 1 つの 36 Kb RAM として構成



© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

ブロックRAMの特長

すべてのデバイスは 36 Kb のブロック RAM の列を搭載




完全同期動作

オプションの内部パイプライン・レジスタにより、より高い周波数動作が可能

個別アドレス、クロック、書き込み有効、クロック有効

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

その他の機能




- 複数の構成オプション
- カスケード ロジックと制御機能を統合することで、FIFO を高速かつ効率的に実行
- 64/72ビットのハミング誤り訂正機能を内蔵
- より広範な構成でのバイト書き込みイネーブル

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

シングルポート ブロック RAM

単一の読み取り/書き込みポート

- 時計:CLKA
- 住所: ADDRA
- 書き込み有効: WEA
- データの書き込み:DINA、DINPA
- データの読み取り: DOUTA、DOUTPA



設定可能な書き込みモード

- WRITE_FIRST: DINA で書き込まれたデータは DOUTA で入手可能
- READ_FIRST: ADDRA の RAM の古い内容が DOUTA で提示されます
- NO_CHANGE:DOUTAは以前の値を保持します(電力を節約します)

36 kbit および 18 kbit 構成

オプションで最大性能を発揮する出力レジスタ

クロックツーアウトの遅延は短縮されますが、読み取りレイテンシは 1 クロック増加します


© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

デュアルポート ブロック RAM の種類

真のデュアルポート ブロック RAM

- 2つの独立した読み取り/書き込みポート
  - 各ポートには、個別のクロック、アドレス、データ入力、データ出力、書き込みイネーブルがあります
  - 2つのポートの幅は異なる場合があります
  - 2つのポートは異なる書き込みモードを持つことができます

- ただし、両方のポートが同じアドレスにアクセスする場合、競合の回避は発生しません。
  - 同じクロックでクロックされ、書き込みポートがREAD_FIRSTの場合、読み取りポートは古いデータを取得します



シンプルなデュアルポート ブロック RAM


© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

デュアルポート ブロック RAM の種類

真のデュアルポート ブロック RAM

シンプルなデュアルポート ブロック RAM

- 読み取りポートと書き込みポートが 1 つ
  - 各ポートには個別のクロックとアドレスがあります
- 36 Kb 構成では、2 つのポートのうちの 1 つが 72 ビット幅である必要があります
  - もう一方のポートは、x1、x2、x4、x9、x18、x36、または x72 です
- 18 Kb 構成では、2 つのポートのうちの 1 つが 36 ビット幅である必要があります
  - もう一方のポートは、x1、x2、x4、x9、x18、または x36 です



© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

ブロック RAM 構成の概要


	18 KB	36 KB	
シングル ポート	16Kx1.8Kx2.4Kx4、2Kx9.1Kx18	32K x 1.16Kx2.8Kx4、4Kx9.2Kx18.1Kx36	• 1つの読み取り/書き込みポート • 読み取りまたは書き込みを 1サイクルで実行
真のデュアル ポート	16Kx1.8Kx2.4Kx4、2Kx9.1Kx18	32Kx1、16Kx2、8Kx4、4Kx9、2Kx18、1Kx36	• 2つの完全に独立した読み取り/書き込みポート • 1サイクル内の任意の 2つの操作
シンプルなデュアル ポート	16Kx1.8Kx2.4Kx4、2Kx9.1Kx18、512x36	32K x 1.16Kx2.8Kx4、4Kx9.2Kx18.1Kx36、512x72	• 読み取りポートと書き込みポートが 1つ • 読み取りと書き込みを 1サイクルで実行

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

Spartan UltraScale+ ブロック RAM の特長

統合されたエラー訂正機能

- オプションのエラー訂正/検出機能を内蔵
  - 64 ビット ECC (ハミング コード、72 ビットすべてを使用)
  - すべてのシングルビットエラーを修正
    - 出力にはあるがメモリアレイにはない
  - すべてのダブルビットエラーを検出しますが、修正はしません
  - エラーのアドレスを識別します。
  - テスト目的でのエラー挿入



バイトワイド書き込みイネーブル

ダイナミック パワー ゲーティング


© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

Spartan UltraScale+ ブロック RAM の特長

統合されたエラー訂正機能

バイトワイド書き込みイネーブル

- 書き込まれるバイトを制御します
  - データの各バイトとそのパリティ ビットに対して 1 つの書き込みイネーブル
  - プロセッサとインターフェースする際に便利
- 書き込み優先モードでのバイト書き込み
  - 書き込まれていないバイトは、出力に既存のメモリ値が表示されます
  - したがって、出力には新しいメモリ コンテンツが真に反映されます
  - 書くことは常に読んだことを意味します



ダイナミック パワー ゲーティング

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

Spartan UltraScale+ ブロック RAM の特長


統合されたエラー訂正機能

バイトワイド書き込みイネーブル

ダイナミック パワー ゲーティング

- 各ブロック RAM は動的に
  低消費電力モードにすることができます
  - SLEEP ピンをアサートすることで有効化
- メモリの内容はスリープ モードで保持されますが、操作 (読み取りまたは書き込み) は実行できません
- SLEEPがデアサートされると、RAMはウェイクアップ時間を必要とします
  - ウェイクアップ時間中は操作を実行できません

2 クロック サイクルの
ウェイクアップ時間が
必要です



© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

ブロック RAM カスケード


同じ列内のブロック RAM 間に専用のデータ カスケード パスが存在する

- より深い RAM の構築が可能

各RAMのデータ出力は、その上のRAMに取り込まれます


- RAM の A ポートと B ポート、および 18 Kb モードで使用する場合は 2 つの RAM に専用のルートが存在します
- 最大 12 ブロック RAM (1 クロック領域) に対応

RAM の標準、パイプライン、またはシストリック カスケードが可能



© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_


ブロック RAM カスケードの種類



© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

標準データ出力カスケード

1. パイプラインの遅延を増やすことなく深度拡張が可能
   - カスケードの深さに応じてクロックアウト遅延が増加
2. 各RAMの出力は、その下のRAMの出力と多重化されます
   - 多重化は動的信号 (CASDOMUX) によって制御されます




© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

パイプライン化されたデータ出力カスケード

1. クロックツーアウトのペナルティなしで RAM 深度の拡張が可能
   - パイプラインの遅延はカスケードの深さに応じて増加します

2. 各RAMの出力は、その上のRAMの出力レジスタの入力と多重化されます
   - 多重化は動的信号 (CASOREGIMUX) によって制御されます



© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

知識を応用する

Q Spartan™ UltraScale+ ™ アーキテクチャのブロック RAM リソースの特徴は次のどれですか。(当てはまるものをすべて選択してください)

- ☐ 統合されたエラー訂正機能
- ☐ バイトワイド書き込みイネーブル
- ☐ ダイナミック パワー ゲーティング
- ☐ データ出力パイプライン

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

知識を応用する

Q 真のデュアルポート ブロック RAM では、データの破損を防ぐために避けるべきことは何ですか?

- ポートごとに異なるクロックを使用する
- 読み取り操作と書き込み操作のための異なるアドレスへのアクセス
- 同じ場所で読み取り操作と書き込み操作を同時に実行
- シングルポートモードでのブロックRAMの動作

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

まとめ

01 Spartan™ UltraScale+ ™ FPGA には、多数の専用ブロック RAM、FIFO、および DSP リソースが搭載されています
- これらのリソースは、FPGA 内で利用可能な CLB リソースを補完するものです

02 ブロック RAM リソースにより、超広帯域幅のオンチップ バルク ストレージを実現
- 最大規模の FPGA で最大 92 MB のストレージ

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

免責条項および権利帰属

ここに記載されている情報は、情報提供のみを目的としており、事前通知なしで変更される場合があります。この資料の作成時には確認を重ねているものの、技術的な誤りや欠落、誤記などが含まれる可能性があり、AMD は当該情報の更新または修正の義務を負いません。Advanced Micro Devices, Inc. は、この資料の内容の正確性または完全性に関していかなる表明または保証も行わず、ここに記載される AMD ハードウェア、ソフトウェア、その他の製品の操作または使用に関して、非侵害、商品性、特定の目的への適合性の黙示的な保証を含め、いかなる種類の責任も一切負わないものとします。この資料は、黙示的あるいは禁反言で生じるものを含め、いかなる知的財産権へのライセンス付与を行うものではありません。AMD 製品の購入または使用に適用される条件および制限は、当事者間で締結された契約または AMD 標準売買条件に規定されているとおりです。GD-18。

©2026 Advanced Micro Devices, Inc.All rights reserved.AMD、AMD Arrow ロゴ、Spartan、UltraScale+、およびその組み合わせは、Advanced Micro Devices, Inc. の商標です。本ドキュメントに使用されるその他の商品名は情報提供のみを目的としており、各所有者の商標である可能性があります。一部の AMD テクノロジでは、サードパーティによる有効化またはアクティブ化が必要になる場合があります。サポートされる機能はオペレーティング システムによって異なる場合があります。具体的な機能については、システム メーカーにお問い合わせください。完全に安全なテクノロジや製品はありません。

© 2026 Advanced Micro Devices, Inc.

AMD
together we advance_


AMD